onstory

LPDDR5■ Bank OperationsLPDDR5 는 3가지의 Bank 구조를 가짐1) 8B mode-8개의 bank, bank group 없음-Full frequency range2) BG mode-4개의 bank group, bank group 당 4개의 bank-High data rate support(WCK＞1.6GHz)3) 16B mode-16개의 bank, bank group 없음-Low data rate support(WCK≤1.6GHz)   ■ WCKLPDDR5 는 IO clock 이 빨라지면서 data strobe 와 data 사이의 timing 을 맞추는 것이 어려워짐이에 따라 command/address 를 위한 clock(CK) 와 data 전송을 위한 clock(WCK) 가 분..

DRAM 관련 용어 ■Array 실제 data 가 저장되는 cell 이 배열된 물리적인 구조를 나타내며 이 배열은 열과 행으로 구성되어 있음 ■Bank 메모리를 논리적으로 나눈 단위를 bank 라고 함 bank 내의 data 는 한번에 access 할 수 있으며 각 bank 는 독립적으로 동작함 Word line 은 row address 를 가짐 Sense amp 가 연결되는 bit line 은 column address 를 가짐 ​ ■Page Word line 에 연결된 FET 의 bit 수를 나타냄 보통 1KB or 2KB 의 크기를 가짐 Page size 는 한번에 켜져야 하는 sense amp 의 수를 나타내는데 Page size 가 작을수록 보다 적은 수의 sense amp 만 동작시켜도 되기 ..

DRAM 동작 Write, read 동작 시 word line 에 bias 를 인가하여 transistor 를 on 상태로 만들어줌(Active command) ■ Write Bit line 에 VDD를 인가하면 전자가 TR 에 주입되어 capacitor 에 charge 되면서 1의 정보를 저장함 반대로 0V 를 인가하면 capacitor 의 전하는 discharge 되면서 0의 정보가 저장됨 WL=high, BL=high : capacitor charge, data 1 write WL=high, BL=low : capacitor discharge, data 0 write ■ Read Bit line 에 ½*VDD 를 인가(pre-charge)하여 bit line 의 전위차의 변화를 sense ampli..

■ DRAM(Dynamic Random Access Memory) : 저장된 정보를 읽을 때 순차적으로 읽는 것이 아닌 random 하게 읽을 수 있는 메모리 반도체로 data 의 read/write 속도가 매우 빠른 특징을 갖고 있음 ■ DRAM 의 구성 -cell : 기본적인 저장 단위로 bit 단위의 data를 저장함(55%) -core : read/write 등 중심적인 기능을 담당하는 부분(30%) -peripheral : 시스템 전체를 관리하는 역할을 하는 부분 control logic, IO interface 등을 담당(15%) *cell 영역 : 50~60% 를 차지하며 0 or 1 의 디지털 신호를 저장하는 공간 16GB 라는 것은 cell 이 16GB 개 존재하고 16GB 개의 0, 1..