onstory

LPDDR5■ Bank OperationsLPDDR5 는 3가지의 Bank 구조를 가짐1) 8B mode-8개의 bank, bank group 없음-Full frequency range2) BG mode-4개의 bank group, bank group 당 4개의 bank-High data rate support(WCK＞1.6GHz)3) 16B mode-16개의 bank, bank group 없음-Low data rate support(WCK≤1.6GHz)   ■ WCKLPDDR5 는 IO clock 이 빨라지면서 data strobe 와 data 사이의 timing 을 맞추는 것이 어려워짐이에 따라 command/address 를 위한 clock(CK) 와 data 전송을 위한 clock(WCK) 가 분..

■ DRAM(Dynamic Random Access Memory) : 저장된 정보를 읽을 때 순차적으로 읽는 것이 아닌 random 하게 읽을 수 있는 메모리 반도체로 data 의 read/write 속도가 매우 빠른 특징을 갖고 있음 ■ DRAM 의 구성 -cell : 기본적인 저장 단위로 bit 단위의 data를 저장함(55%) -core : read/write 등 중심적인 기능을 담당하는 부분(30%) -peripheral : 시스템 전체를 관리하는 역할을 하는 부분 control logic, IO interface 등을 담당(15%) *cell 영역 : 50~60% 를 차지하며 0 or 1 의 디지털 신호를 저장하는 공간 16GB 라는 것은 cell 이 16GB 개 존재하고 16GB 개의 0, 1..